必知的6條PCB設計原則。


1.布局

首先，要考慮PCB尺寸大小。PCB尺寸過(guò)大時(shí)，印制線(xiàn)條長(cháng)，阻抗增加，抗噪聲能力下降，成本也增加;過(guò)小，則散熱不好，且鄰近線(xiàn)條易受干擾。在確定PCB尺寸后.再確定特殊元件的位置。最后，根據電路的功能單元，對電路的全部元器件進(jìn)行布局。

在確定特殊元件的位置時(shí)要遵守以下原則：

(1)盡可能縮短高頻元器件之間的連線(xiàn)，設法減少它們的分布參數和相互間的電磁干擾。易受干擾的元器件不能相互挨得太近，輸入和輸出元件應盡量遠離。

(2)某些元器件或導線(xiàn)之間可能有較高的電位差，應加大它們之間的距離，以免放電引出意外短路。帶高電壓的元器件應盡量布置在調試時(shí)手不易觸及的地方。

(3)應留出印制扳定位孔及固定支架所占用的位置。

根據電路的功能單元.對電路的全部元器件進(jìn)行布局時(shí)，要符合以下原則：

(1)按照電路的流程安排各個(gè)功能電路單元的位置，使布局便于信號流通，并使信號盡可能保持一致的方向。

(2)以每個(gè)功能電路的核心元件為中心，圍繞它來(lái)進(jìn)行布局。元器件應均勻、整齊、緊湊地排列在PCB上.盡量減少和縮短各元器件之間的引線(xiàn)和連接。

(3)在高頻下工作的電路，要考慮元器件之間的分布參數。一般電路應盡可能使元器件平行排列。這樣，不但美觀(guān).而且裝焊容易.易于批量生產(chǎn)。

(4)位于電路板邊緣的元器件，離電路板邊緣一般不小于2mm。電路板的最佳形狀為矩形。長(cháng)寬比為3：2成4：3。電路板面尺寸大于200x150mm時(shí).應考慮電路板所受的機械強度。

2.布線(xiàn)

布線(xiàn)的原則如下:

(1)輸入輸出端用的導線(xiàn)應盡量避免相鄰平行。最好加線(xiàn)間地線(xiàn)，以免發(fā)生反饋藕合。

(2)印制攝導線(xiàn)的最小寬度主要由導線(xiàn)與絕緣基扳間的粘附強度和流過(guò)它們的電流值決定。



(3)印制導線(xiàn)拐彎處一般取圓弧形，而直角或夾角在高頻電路中會(huì )影響電氣性能。此外，盡量避免使用大面積銅箔，否則.長(cháng)時(shí)間受熱時(shí)，易發(fā)生銅箔膨脹和脫落現象。必須用大面積銅箔時(shí)，最好用柵格狀.這樣有利于排除銅箔與基板間粘合劑受熱產(chǎn)生的揮發(fā)性氣體。

3.焊盤(pán)

焊盤(pán)中心孔(直插式器件)要比器件引線(xiàn)直徑稍大一些。焊盤(pán)太大易形成虛焊。焊盤(pán)外徑D一般不小于(d+1.2)mm，其中d為引線(xiàn)孔徑。對高密度的數字電路，焊盤(pán)最小直徑可取(d+1.0)mm。

PCB及電路抗干擾措施:

印制電路板的抗干擾設計與具體電路有著(zhù)密切的關(guān)系，這里僅就PCB抗干擾設計的幾項常用措施做一些說(shuō)明。

1.電源線(xiàn)設計

根據印制線(xiàn)路板電流的大小，盡量加租電源線(xiàn)寬度，減少環(huán)路電阻。同時(shí)、使電源線(xiàn)、地線(xiàn)的走向和數據傳遞的方向一致，這樣有助于增強抗噪聲能力。

2.地段設計

地線(xiàn)設計的原則是:

(1)數字地與模擬地分開(kāi)。若線(xiàn)路板上既有邏輯電路又有線(xiàn)性電路，應使它們盡量分開(kāi)。低頻電路的地應盡量采用單點(diǎn)并聯(lián)接地，實(shí)際布線(xiàn)有困難時(shí)可部分串聯(lián)后再并聯(lián)接地。高頻電路宜采用多點(diǎn)串聯(lián)接地，地線(xiàn)應短而租，高頻元件周?chē)M量用柵格狀大面積地箔信盈達嵌入式物聯(lián)網(wǎng)智能硬件企鵝要妖氣嗚嗚吧久零就要。

(2)接地線(xiàn)應盡量加粗。若接地線(xiàn)用很紉的線(xiàn)條，則接地電位隨電流的變化而變化，使抗噪性能降低。因此應將接地線(xiàn)加粗，使它能通過(guò)三倍于印制板上的允許電流。如有可能，接地線(xiàn)應在2~3mm以上。

(3)接地線(xiàn)構成閉環(huán)路。只由數字電路組成的印制板，其接地電路布成團環(huán)路大多能提高抗噪聲能力。

4.退藕電容配置

PCB設計的常規做法之一是在印制板的各個(gè)關(guān)鍵部位配置適當的退藕電容。退藕電容的一般配置原則是：

(1)電源輸入端跨接10~100uf的電解電容器。如有可能，接100uF以上的更好。

(2)原則上每個(gè)集成電路芯片都應布置一個(gè)0.01uf~0.1uf的瓷片電容，如遇印制板空隙不夠，可每4~8個(gè)芯片布置一個(gè)1~10pF的但電容。

(3)對于抗噪能力弱、關(guān)斷時(shí)電源變化大的器件，如RAM、ROM存儲器件，應在芯片的電源線(xiàn)和地線(xiàn)之間直接接入退藕電容。

5.過(guò)孔設計

在高速PCB 設計中，看似簡(jiǎn)單的過(guò)孔也往往會(huì )給電路的設計帶來(lái)很大的負面效應，為了減小過(guò)孔的寄生效應帶來(lái)的不利影響，在設計中可以盡量做到

(1)從成本和信號質(zhì)量?jì)煞矫鎭?lái)考慮，選擇合理尺寸的過(guò)孔大小。例如對 6- 10 層的內存模塊PCB 設計來(lái)說(shuō)，選用10/20mil(鉆孔/焊盤(pán))的過(guò)孔較好，對于一些高密度的小尺寸的板子，也可以嘗試使用 8/18Mil 的過(guò)孔。在目前技術(shù)條件下，很難使用更小尺寸的過(guò)孔了(當孔的深度超過(guò)鉆孔直徑的 6 倍時(shí)，就無(wú)法保證孔壁能均勻鍍銅);對于電源或地線(xiàn)的過(guò)孔則可以考慮使用較大尺寸，以減小阻抗.

(2)PCB 板上的信號走線(xiàn)盡量不換層，即盡量不要使用不必要的過(guò)孔.

(3)電源和地的管腳要就近打過(guò)孔，過(guò)孔和管腳之間的引線(xiàn)越短越好

(4)在信號換層的過(guò)孔附近放置一些接地的過(guò)孔，以便為信號提供最近的回路。甚至可以在 PCB 板上大量放置一些多余的接地過(guò)孔.

6.降低噪聲與電磁干擾的一些經(jīng)驗

(1)能用低速芯片就不用高速的，高速芯片用在關(guān)鍵地方

(2)可用串一個(gè)電阻的方法，降低控制電路上下沿跳變速率。

(3)盡量為繼電器等提供某種形式的阻尼，如 RC 設置電流阻尼

(4)使用滿(mǎn)足系統要求的最低頻率時(shí)鐘。

(5)時(shí)鐘應盡量靠近到用該時(shí)鐘的器件，石英晶體振蕩器的外殼要接地,用地線(xiàn)將時(shí)鐘區圈起來(lái)，時(shí)鐘線(xiàn)盡量短,石英晶體下面以及對噪聲敏感的器件下面不要走線(xiàn)。時(shí)鐘、總線(xiàn)、片選信號要遠離 I/O 線(xiàn)和接插件,時(shí)鐘線(xiàn)垂直于 I/O 線(xiàn)比平行于 I/O 線(xiàn)干擾小.

(6)閑置不用的門(mén)電路輸入端不要懸空，閑置不用的運放正輸入端接地，負輸入端接輸出端